# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-029969

(43)Date of publication of application: 31.01.2003

(51)Int.CI.

G06F 9/42 G06F 9/54 H03K 19/173

(21)Application number: 2002-

HUOK 19/1/3

060515

(71)Applicant : TOKYO ELECTRON

DEVICE LTD

(22)Date of filing:

06.03.2002 (72)Inventor: NISHIHARA AKINORI

NISHIHARA AKINORI

NISHIHARA AKINORI
HASEBE TETSUYA

HAYASHI HIROAKI MITA TAKASHI

(30)Priority

Priority number:

2001139951 Priority date:


10.05.2001

001 Priority country: JP

# (54) ARITHMETIC SYSTEM

(57)Abstract:

PROBLEM TO BE SOLVED: To directly realize the performance of a large scale program composed of a plurality of program modules by hardware without using a general purpose CPU. SOLUTION: For a gate array 42, logical constitution among gate circuits 42a is attained according to an FPGA data module stored in an FPGA data memory 41 and an arithmetic operation is performed in terms of the hardware. When it is detected that the module stored in the FPGA data memory 41 is the one calling the other module by a calling



detection part 43, the data of the halfway result of the arithmetic

operation held in a flip-flop 42b are saved in a saving stack 44 and an argument to be delivered to the module of a calling destination is temporarily preserved in an argument receipt and delivery part 45. Thereafter, the module of the calling destination is loaded to a loader 3. and at the time of returning from the arithmetic operation by the module of the calling destination to the module of a calling origin, the data saved in the saving stack 44 are written back to the flip-flop 42b.

# LEGAL STATUS

Date of request for examination 21.08.2002

Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] Date of final disposal for

application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection] Date of requesting appeal against

examiner's decision of rejection]

[Date of extinction of right]

3561506 04.06.2004

### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-29969

(43)公開日 平成15年1月31日(2003.1.31)

(P2003 - 29969A)

(51) Int.Cl.7	裁別記号		FΙ		テーマコート*(参考)	
G06F	9/42	3 3 0	G06F 9/-	42 3 3 0 A	5B033	
	9/54		HO3K 19/	173 1 0 1	5B076	
HOSK	19/173	101	G06F 9/0	06 640B	51042	

## 審査請求 有 請求項の数8 OL (全 10 頁)

(21)出願番号	特順2002-60515(P2002-60515)	(71)出職人	500323188
			東京エレクトロンデバイス株式会社
(22)出願日	平成14年3月6日(2002, 3, 6)		神奈川県横浜市都筑区東方町1番地
		(71)出額人	501186977
(31)優先権主張番号	特額2001-139951 (P2001-139951)		西原 明法
(32)優先日	平成13年5月10日(2001, 5, 10)		神奈川県川崎市中原区今井仲町374-4-
(33)優先権主張国	日本 (JP)		505
		(72)発明者	西原 明法
			神奈川県川崎市中原区今井仲町374-4-
			505
		(74)代理人	100095407
			弁理士 木村 猫
			North Man
			鼻紋百げ始く


# 最終頁に続く

### (54) 【祭明の名称】 演算システム

# (57)【要約】

【課題】 汎用のCPUを用いることなく、複数のプログラムモジュールからなる大規模プログラムの実行をハードウェアで直接的に実現する。

「解決手段」ゲートアレイ42は、FPGAデータメ モリ41に配修されたFPGAデータモジュールに従っ てゲート関係42 a 同の論無構成がなされ、ハードウェ ア的に演算を行う。FPGAデータメモリ41に配修さ れたモジュールが他のモジュールを呼び出すものである ことが呼び出し検出部43によって検出されると、フリ ップフロップ42 b に保持された演算の途中結果のデー がお遺産タクタ44に迅速され、呼び出したのモジュールにで での後、呼び出し先のモジュールをローダ3にロー ドさせ、呼び出し先のモジュールによる「演者から呼び出 し元のモジュールに復帰する際には、退避スタック44 に追避されたデータがフリップフロップ42 b に書き戻 される。



### 【特許請求の範囲】

【請求項1】複数のプログラムモジュールからなるプログラムを記憶するプログラム記憶手段と、

前記プログラム記憶手段に記憶されたプログラムモジュ ールをメモリにロードするロード手段と、

複数の論理回路を含み、前記ロード手段によってメモリ にロードされたプログラムモジュール中の命令に従った 信号を前記複数の論理回路の1以上に入力することで、 該ロードされたプログラムモジュールに応じた演算を実 行する論理演算手段と、

前記論理演算手段の内部状態を退避する追避手段と、 所定の条件が成立した場合に、前記論理演算手段の内部 状態を前記記避于段に追避すると共に、他のプログラム モジュールを前記ロード手段にロードさせ、 数他のプロ グラムモジュールに応じた演算の実行を終了した後に前 記込避手段に返過した内部が患を前配論理理を段に戻 してから、元のプログラムモジュールに応じた演算の実 行に復漏させる制御手段とを備えることを特徴とする演 第システム。

【請求項2】前記複数のプログラムモジュールのうちの 少なくとも一部のプログラムモジュールは、他のプログ ラムモジュールを呼び出す機能を含み、

前記論理演算手段で演算を実行しているプログラムモジュール中の命令における他のプログラムモジュールの呼び出しを検出する呼び出し検出手段をさらに備え、

前記制導手設は、前記呼び出し後出手段が他のプログラムモジュールの呼び出しを検出した場合に、前記論理演 第手段の吟部状態を前記逃避手段に逃避すると共に、呼 び出したのプログラムモジュールを前記ロード手段にロードさせ、呼び出したのプログラムモジュールを加 に対したのプログラムモジュールを応じた 演算の実行を終了した後に訴記逃避手段に逃避した内部 状態を前記線理院第手段に戻してから、呼び出し元のプログラムモジュールに応じた演算の実行に復帰させることを特徴とする請求項1に巡離の演算システム。

【請求項3】前記制御手級によって実行が切り替えられるプログラムモジュール間において引数を受け渡すための引数受け渡し手段をさらに備えることを特徴とする請求項2に記載の波第システム。

【請求項4】前記退避手段は、先入れ後出し方式のスタックによって構成されることを特徴とする請求項1乃至3のいずれか1項に記載の演算システム。

【請求項5】自己に供給された第1のプログラムモジュ ールをメモリにロードするロード手段と、

複数の論理回路を含み、前記ロード手段によってメモリ にロードされた前記第1のプログラムモジュール中の命 らに従った借号を前記複数の論理回路の1以上に入力す ることで、ロードされた当該手のグラムモジュー ルに応じた演算を実行する論理演算手段と、

前記論埋演算手段の内部状態を退避する退避手段と、 所定の条件が成立した場合に、自己に着脱可能に接続さ れた外部の他の演算システムに第2のプログラムモジュ ールをロードさせ、当該他の演算システムが当該第2の プログラムモシュールに応じた演算の実行を終了し、演 算結果を自己に供給した後年、前記論理演算手段を前記 第1のプログラムモジュールに応じた演算の実行に復帰 させる制御手段とを備えることを特徴とする演算システ ム。

【請求項6】複数のプログラムモジュールからなるプロ グラムを記憶し、当該プログラムモジュールを前記ロー ド手段に供給するプログラム記憶手段を備えることを特 後とする請求項5に記載の演算システム。

【請求項 7】前記第1のプログラムモジュールは、前記 第2のプログラムモジュールを呼び出す機能を含み、 前記論理頻算手段が演算を実行している前記第1のプロ グラムモジュール中の命令における前記第2のプログラ ムモジュールの呼び出しを検出する呼び出し検出手段を さらに備き、

前記制御手段は、前記呼び出し検出手段が前記第2のプログラムモジュールの呼び出しを検出した場合に、第2 のプログラ人モジュールを外部の他の演算システムにロードさせ、当該他の演算システムが当該第2のプログラムモジュールに応じた成績の実行を終了し、演算結果を自己に供給した後に、前記論理演算手段を前記第1のプログラムモジュールに応じた演纂の実行に復傳させることを特徴とする請求項5又は6に記載の演算システム。【請求項8】前記プログラム配送手段に記述された名プログラムモジュール中の命令は、前記論理演算手段を構成する論理回路に入力する信号に応じたコードによって構成されていることを特徴とする請求項1万至7のいずれか1項に記載の演算システム。

# 【発明の詳細な説明】

# [0001]

【発明の属する技術分野】本発明は、プログラムの実行 をハードウェアで直接的に実現できる演算システムに関 し、特に大規模プログラムの実行に適した演算システム に関する。

## [0002]

【従来の技術】現在の規用コンピュータは、CPU (Ce ntral Processing Unit) がメモリに記憶されたプログラム中の命令を順次解釈したがら、演算を進めていく。CPUは、プログラムで実行すべき演算をソフトウェアで実現するものであり、必ずしもその演算に対して最適なヘードウェア構成となっていないため、最終的な演算結果を得るまでに多くのオーバーヘッドが存在する。

[0003] これに対して、プログラムの製作をハード ウェアで直接的に実現するための技術として、例えば、 特表平8 - 504285号2段 (国際公開WO94/1 0627号2線) や特表2000-516418号公報 (国際公開WO98/08306号公報) に示されてい るような、フィールドプログラマブルゲートアレイ (F PGA) を利用した演算システムが知られている。 【0004】FPGAは、プログラムとして論理データ を与えることで論理回路側の結構論理を変更し、これに よってハードウェア的に演算結果を得ることをできるよ うにしたものである。FPGAを利用して演算を行うこ とによって、特定の演算専用に構成されたハードウェア 回路ほどは高速ではないが、従来の汎用コンピュータの ようなCPUによる演算に比べると、非常に高速で演算

#### [0005]

結果を得ることができる。

【発明が解決しようとする製型】ところで、現在の汎用 コンピュータで実行されているプログラム、特に大規模 なプログラムは、複数のモジュールに分積して作成され ている。そして、1のプログラムモジュールが他のプロ グラムトビジュールを呼び出しながら、全体としてのプロ グラムの実行者助でいくようになっている。こうして プログラムモジュールがに開発を進めたり、各プログラ ムモジュールを配として利用したりすることにより、 プログラムの明発射間を超伸さるとができる。

【0006】しかしながら、上記した乾珠のFPGAを 用いた演算システムでは、ハードウェアとしてのモジュール分割は考えられていても、ソフトウェアとしてのモジュール分割は考えられていなかった。つまり、ソフトウェアとして1のブログラムモジュールから他のプログラムモジュールを確断するというように、複数のプログラムモジュールに復帰するというように、複数のプログラムモジュールを適時実行していくことにより大規模プログラムの実行を可能とする仕組みは考えられていなかった。

【0007】このため、従来のFPGAを用いた演算ン ステムで実行可能なプログラムは、実質的に10かのモ ジュールで作成されたプログラムでなくてはならないと いう削削があった。つまり、大規模プログラムの実行が 事実ト不可能で、その適用範囲は限られるという問題が あった。

【0008】 本発明は、上記した従来技術の問題点を解 消するためになされたものであり、汎用のCPUを用い ることなく、複数のプログラムモジュールからなる大規 様プログラムの実行をハードウェアで直接的に実現した 複算システムを提供することを目的とする。

#### [00009]

【製題を解決するための手段】上記目的企造成するため、本発明の第1の観点に係る演算システムは、複数の プログラルモジュールからなるプログラルを記憶するプ ログラル軍化手段と、前記プログラム記憶手段に記憶さ がたプログラムモジュールをメモリにロードするロード 手段と、複数の論理回路を含み、前記ロード手段によっ てメモリにロードされたプログラムモジュール中の命令 に従った信号を前記複数の論理回路の1以上に入力する ことで、該ロードされたプログラムモジュールに応じた 演算を実行する論理成算手段と、前記論理成算手段の内部状態を退離する退避手段と、所定の条件が成立した場合に、前電温度演算手段の内部状態を前起記避手段に逃避すると実に、他のプログラムモジュールを前記ロード・
を保算の条件を終了した後に前記逃避手段に逃避した内部状態を前距論理演算手段に戻してから、元のプログラムモジュールに応じた演算の実行を終了した後に前記逃避手段に逃避した内部状態を前距論理演算手段に戻してから、元のプログラムモジュールに応じた演算の実行に復帰させる制御手段とを備えることを特徴とする。

【0010】上配演算システムでは、メモリにロードするプログラムモジュールを切り替えるときに、論理演算手段の内部状態を逃避し、また、復元する仕組みを備えている。このため、複数のプログラムモジュールからなる大規模なプログラムも、メモリにロードするプログラムを切り替え、論理演算手段中の論理回路に入力する信号を変えていくことで、ハードウェア的に高速に演算を実行していくことができる。

【0011】上記演算システムにおいて、前記複数のプ ログラムモジュールのうちの少なくとも一部のプログラ ムモジュールは、他のプログラムモジュールを呼び出す 機能を含むものであってもよい。この場合において、上 記演算システムは、前記論理演算手段で演算を実行して いるプログラムモジュール中の命令における他のプログ ラムモジュールの呼び出しを検出する呼び出し検出手段 をさらに備えるものとすることができ、前配制御手段 は、前記呼び出し検出手段が他のプログラムモジュール の呼び出しを検出した場合に、前記論理演算手段の内部 状態を前記退避手段に退避すると共に、呼び出し先のプ ログラムモジュールを前記ロード手段にロードさせ、呼 び出し先のプログラムモジュールに応じた演算の実行を 終了した後に前記退避手段に退避した内部状態を前記論 理演算手段に戻してから、呼び出し元のプログラムモジ ュールに応じた演算の実行に復帰させるものとすること ができる。

【0012】ここで、前記制御手段によって実行が切り 替えられるプログラムモジュール間において引数を受け 渡すための引数受け渡し手段をさらに備えていてもよ

【0013】これらの仕組みをさらに備えることによって、モジュールの呼び出しを含む大規模なプログラムをハードウェア的に高速に実行することが可能となる。

【0014】上記演算システムにおいて、前記迅避手段は、先入れ後出し方式のスタックによって構成されたものとすることができる。

【0015】このようなスタックで構成される法選手段 により、例えば、別のプログラムモジュールから呼び出 されたプログラムモジュールが、さらに他のプログラム モジュールを呼び出すといった処理も可能となる。ま た、あるプログラムモジュールが、そのプログラムモジ ュール自身を呼び出す時期のプログラムを実行するこ

[0022]

とも可能となる。

【0016】また、本発明の第2の観点に係る演算シス テムは、自己に供給された第1のプログラムモジュール をメモリにロードするロード手段と、複数の論理回路を 含み、前記ロード手段によってメモリにロードされた前 記第1のプログラムモジュール中の命令に従った信号を 前記複数の論理回路の1以上に入力することで、ロード された当該第1のプログラムモジュールに応じた演算を 実行する論理演算手段と、前記論理演算手段の内部状態 を退避する退避手段と、所定の条件が成立した場合に、 自己に着脱可能に接続された外部の他の演算システムに 第2のプログラムモジュールをロードさせ、当該他の演 算システムが当該第2のプログラムモジュールに応じた 演算の実行を終了し、演算結果を自己に供給した後に、 前記論理演算手段を前記第1のプログラムモジュールに 応じた演算の実行に復帰させる制御手段とを備えること を特徴とする。

【0017】上記演算システムは、第2のプログラムモジュールが表す演算へと処理を切り替えるときに、外部の他の演算システムに第2のプログラムモジュールをロードさせる構成を備えている。このため、複数のプログラムモジュールからなる大規模なプログラムも、単一の演算システムでは短時間で売了できない演算や、並列処理を要する演算も、ハードウェア的に高速に実行していくことができる。また、3個以上の演算システムを連續的に接続することも可能であるから、演算の手順を柔軟に構成することも可能であるから、演算の手順を柔軟に構成することも可能であるから、演算の手順を柔軟に構成することも可能であるから、演算の手順を柔軟に構成することも可能である。

【0018】上記演算システムは、たとえば、複数のプログラムモジュールからなるプログラムを記憶し、当該プログラムモジュールを前記ロード手段に供給するプログラム記憶手段を備えることにより、ロード手段にロードさせるプログラムモジュールを確保する。

【0019】上配液算システムにおいて、前配第1の7 ログラムモジュールは、前配第2のプログラムモジュー ルを呼び出す機能を含むものであってもよい。この場合 はおいて、上記演算システムは、前記過速線第手段が演 薬を実行している前配第1のプログラムモジュールの中の 命令における前配第2のプログラムモジュールの呼び出 しを検出する呼び出し検出手段をさらに備えるものとす あことができ、前記制御手段は、前記呼び出しを検出し が前記第2のプログラムモジュールの呼び出しを検出し た場合に、第2のプログラムモジュールを外部の他の演 第システムにロードさせ、当該他の演算システムが当該 第2のプログラムモジュールに応じた演員の実行を終了 し、演算結果を自己に供給した後に、前記過程演算手段 を前配第1のプログラムモジュールに応じた演算の実行を終了 と前配第1のプログラムモジュールに応じた演算の実行を終了 に復傷をせるものとすることができる。

【0020】上記演算システムにおいて、前記プログラム記憶手段に記憶された各プログラムモジュール中の命令は、前記論理演算手段を構成する論理回路に入力する

信号に応じたコードによって構成れたものであってもよ い

【0021】なお、各プログラムモジュール中の命令を 構成するコードは、ハードウェア記述可能な言語で記 述されたソースプログラムをコンパイルすることによっ て得ることができる。この場合、モジュール別にソース プログラムを開発したり、モジュールの部品としての利 用が可能となり、プログラムの開発期間を短縮すること が可能となり、プログラムの開発期間を短縮すること

【発明の実施の形態】以下、添付図面を参照して、本発 明の実施の形態について説明する。

【0023】図1は、この実施の形態にかかる演算システムの構成を示すプロック圏である。図示するように、この演算システム1は、FPGAデータに懐部2と、ローダ3と、FPGAデバイス4とから構成されている。 FPGAデータ記憶部2には、複数のモジュールに分かれたFPGAデータを記憶している。

【0024】FPGAデータモジュール21~2nは、 それぞれハードウェア配述が可能なプログラム言語で記 述されている複数のモジュールに分かれたシースプログ ラム51~5nを、FPGAデバイス4の論理記述を行 うべくコンパイラ6がコンパイルしたモジュール毎のデ ムタである。ソースプログラム51~5nのうちの少く くとも10モジュールは、他のモジュールのソースプロ グラム51~5nを呼び出す機能を含んでおり、FPG Aデータモジュール21には、他のモジュールの 呼び出しのためデータトも考れている。

【0025】ローダ3は、熱理回路等より構成されてお り、FPGAデータ記憶部2に記憶されたFFGAデー タモジュール21~2nをモジュール単位でFPGAデ バイス4に適時ロードする。ローダ3によるFPGAデ ータモジュール21~2nのロードの指示は、演算の実 行の開始時に外部から与えられる他、FPGAデバイス 4による演算の実行によっても与えられる。

【0026】FPGAデバイス4は、ローダ3によってロードされたFPGAデークモジュール21~21~21に ロード電視機を行い、外部からの入力データにデ定の演算を施して出力データとして出力するもので、FPGAデータンまでり41と、グートアレイ42と、呼び出し検討部43と、逃避スタック44と、別級支け数に部45次で制御部46とを備えている。呼び出し検討部43、逃避スタック44、均数支け数に部45次で制御部46は、論難国的等いり構成されている。

【0027】FPGAデータメモリ41は、RAM (Ra ndow Access Memory) によって構成され、ローダ3がロ ードしたFPGAデータモジュールを記憶する。ゲート アレイ42は、AND、OR、NOTなどの複数がゲー ト回路42aと、演算の途中結果を内部状態として保持 している複数のフリップフロップ42 bとを含んでいる。各ゲート回路42 aの出力論理は、FPGAデータメモリ41に窓憶されたFPGAデータモジュールに従って変更される。また、各フリップフロップ42 bは、所望のデータを外部から潜き込むことができるようになっている。

【0028】呼び出し検出解43は、FPGAデータメ セリ41に記憶されたFPGAデークキジュールに含ま れる他のモジュールの呼び出しのためのデータを検出す る。 送避スタック44は、呼び出し検出部43によって 他のモジュールの呼び出しのためのデータが検出された とき、ゲートアレイ42中のフリップフロップイ25に 保持されているデータと、呼び出し元のFPGAデータ モジュールの離別データとを、先入れ後出し方式で逃避 するためのスタックである。

【0029】刺数受け渡し部45は、モジュールの呼び 出し、復帰の際において呼び出したと呼び出したのF GAデータモジュール間における引数の受け渡しを行う ものである。より詳細に説明すると、呼び出しの際に 様の途中結束としてフリップフロップ420万所定のも のに保持されていたデータを、呼び出し先のFFGAデ ータモジュールに従った資菓の入り (別数)として与え る。復帰の際には、呼び出し先のFPGAデークモジュールに従った漢菓結果(戻り億)の出カデータを、ゲートアレイ42中のフリップフロップ42bの所定のもの に書き込む。

【0030】制御部46は、呼び出し検出部43が他の
モジュールの呼び出しのためのデータを検出した場合、
試験呼び出しのためのデータを検出した場合、
セジュールに従った演算の途中結果としてフリップフロ
ップ425のそれぞれに保持されているデータと、呼び
出し元のデータモジュールの職別データとを逃避スタッ
ク44に迅速させると共に、呼び出し先のFPGAデー
タモジュールに従った演算で使用するデータを保持する
フリップフロップ425のデータを、引数受け渡し部45に、特保持させる。その後、呼び出し先のFPGAデータモジュールをローダ3にロードさせ、引数受け渡し
アータモジュールをローダ3にロードさせ、引数受け渡し
第一タトして425スカ

【0031】制御部46は、また、呼び出されたFPA るデータモジュールに従った演算が終了したときに、そ の出力データを引数受け渡じ部45に一時保持させる。 その後、退離スタック44に退避された呼び出し元のデータモジュールの識別データに従ってローダ3にFPA 、ボータモジュールをロードさせ、退避スタック44に 退避されたデータをフリップフロップ42しに復帰させ ると共に、引数受け渡し部45に一時保持させたデータ をフリップフロップ42もの所定のものに書き込ませ ス 【0032】なお、FPGAデバイス4に外部から入力 される入力データは、キーボードなどの入力装置から入 力されるゲータの他、磁気ディスク装置などの外部記憶 装置から源水山されたデータであってもよい。また、F PGAデバイス4から外部に加力される出力データは、 ディスプレイ装限などの出力装置から出力する他、外部 記憶装置に書き込むものであってもよく、さらに、周辺 機器を削削するための削削データであってもよい。

[0033]以下、この実施の形態にかかる演算ンステムにおける動作について、具体的な例に基づいて説明する。ここでは、FPGAデータモジュール21が最初にロードされるものとし、FPGAデータモジュール21 は、FPGAデータモジュール21 は、

【0034】FPGAデータモジュール2がFPGAデータメモリ41にロードされると、これに従たたレベルの信号がゲート回路42aに入力され、ゲートアレイ42を構成するゲート回路42aが結準構成される。そして、ゲートアレイ42に外帯からの入力データが入力されることによって、FPGAデータモジュール21に応じた海箏ゲケートアレイ42において東行きれる。

【0035】一方、呼び出し検出部43は、FPGAデータメモリ41にロードされたFPGAデータモジュール21にFPGAデータモジュール21にFPGAデータモジュール21にFPGAデータモジュール21にFPGAデータモジュール21にFPGAデータモジュール21に高かする。制師部46は、その呼び出しにかかる部分の直前までの演算の途中結果としてフリップフロップイ2とに保持されているデータ(ゲートアレイ42の内飾状態)を、呼び出し元のFPGAデータモジュール21を識別するためのデータと共に迅速スタック44の一番上に退速させる。また、フリップフロップ42bに保持されているデータのうちで呼び出し先のFPGAデータモジュール2nに削索として渡すものを、引数受け渡し届45に一時保存させる。

【0036】その後、制御部46は、ローダ3を制御 し、呼び出し先であるドPG スプータモジュール2nを ドPG スデータメモリ41にロードさせる。FPG スデーク ークモジュール2nがロードされると、これに従ったレ ベルの信号がゲート回路42aに入力され、ゲートアレ イ42を構成するゲート回路42aが過程構成される また、引数受け渡し部45に引数として一時保存された データが、入力データとしてゲートアレイ42に入力さ れ、FPG Aデータモジュール2nに応じた演算がゲートアレイ42に入力さ トアレイ42に入力さ

【0037】この液算が終下すると、側線部46は、ゲートアレイ42からの出力データを呼び出し元のFPG Aデータモジュール21に渡す引数として引数受け渡し 第45に一時保存させる。側線部45は、さらに追避ス タック44の一番上に返避されたデータを参照するこ でローダ3を側御し、呼び出し元のFPG Aデータモジ ュール21をFPGAデータメモリ41に再びロードさせる。

【0038】呼び出し元のFPGAデータモジュール2 1 が再びロードされると、制御館46は、逃避スタック 4 4の一番とに逃避されていた内部状態のデータをフリ ップフロップ42bのそれぞれに書き戻し、ゲートアレ イ42の小部状態を復元させる。さらに、引黎受け渡し ップフロップ42bの所定のものに書き込む、この状態で ゲートアレイ42においてFPGAデータモジュール2 1に送った演算が再開され、最終的な演算結果が出力データとして出力されることとなる。

【0039】 なお、FPGAデータモジュール21から 呼び出されたFPGAデータモジュール2nが、さらに 他のFPGAデータモジュールを呼び出すものであって も演算を実行することができる。FPGAデータモジュ ール2nがさらに他のモジュールを呼び出すことを呼び 出し検出部43が検出した場合にも、制御部46は、上 記と同じような制揮を行うものとすればよい。

【0040】以上説明したように、この実施の形態にかかる演算ンステムでは、ゲートアレイ42の内部状からでリフップフェップ42かが保持するデータ)を退避スタック44に迅速した後に、ローダ3は、実行中のモジュールとは異なるドPGAゲークチジュールをようにしている。また、退避スタック44に退避した状態をゲートアレイ42に億元してから元のモジュールに復帰することができるようになっている。このため、各FPGAゲークチジュールをFPGAゲークメモリ41に適時ロードしていくことによって、複数のモジュールからなる大規模なブログラムを、各モジュールに対してゲート回路で表現ななプログラムを、各モジュールに対してゲート回路で表現様なブログの論理構成を変化させてハードウェア的に実行することができ、従来のCPUを用いた演算システムに比べて高速で高等を表行することがある。

【0041】また、FPGAデータモジュール21~2 nのうちの少なくとも1のモジュールが他のモジュール を呼び出すためのデータを含んでいるが、このような他 のモジュールの呼び出しを含むFPGAデータモジュー ルがFPGAデータメモリ41にロードされた場合に、 これを呼び出し検出部43が検出している。そして、こ の検出結果に基づいて、退避スタック44へのゲートア レイ42の内部状態(フリップフロップ42bが保持す るデータ)の退避、引数受け渡し部45を介した引数の 受け渡しを行っている。また、呼び出し先のモジュール に従った演算が終了したときに、退避スタック44に退 避した内部状態の復元、引数受け渡し部45を介した呼 び出し元のモジュールへの引数の受け渡しを行ってい る。このような仕組みを備えることによって、モジュー ルの呼び出しを含む大規模なプログラムをハードウェア 的に実行することが可能となる。

[0042] また、呼び出し検出部43が他のモジュールの呼び出しを検出したときに、ゲートアレイ42の内部状態(アリップフロップ42bが保持するデータ)を 逃避するのは、先入れ後出し方式の遊避スタックであ る。このため、他のモジュールから呼び出されたモジュールがさらに他のモジュールを呼び出すようなブログラ ムを実行することもできる。さらに、実行中のモジュールが自身を呼び出すよう。 ルが自身を呼び出す馬帰型のプログラムを実行すること もできる。

【0043】さらに、FPGAデータモジュール21~ 2 nは、モジュール分割されたソースプログラム51~ 5 nをそれぞれコンパイラ6によってコンパイルしたものである。以上のような斡旋を有することによって、この演算システムにおいて実行すべきブログラムは、モジュール別にソースプログラムの開発を遭めたり、ソースプログラムの各モジュールを部品として利用したりすることが可能となり、その開発期間を短縮することができる。

【0044】本発明は、上記の実施の形態に限られず、 種々の変形、応用が可能である。以下、本発明に適用可 能な上記の実施の形態の変形態様について説明する。 【0045】上記の実施の形態では、ローグ3は、FP GAデーク記憶部2に記憶されたいずれかのFPGAデ ータモジュール21~21を、そのままFPGAデータモジュール21~21を、そのままFPGAデータモジュール21~21が27ーグを記憶させて、FPGAデータモジュール21~21がマクロを含み、FPGAデータ目が離都2にマクロデータを記憶させておき、ローダ3がFPGAデータメモリ41にロードする際に、マクロ展開をするものとしてもよい。

【0046】上記の実施の形態では、ソースプログラム 51~51をそれぞれコンパイルしたFPGAデータモ ジュール21~21を、FPGAデパイス4のFPGA データメモリ41に適時ロードしていくものとしてい た。これに対して、ソースプログラム51~51をその ままロードするようにした演算システムを構成すること もできる。図2は、このような場合の演算システムの構成を示す。

【0047】この演算システムでは、ローダ3°は、制 網部46°からの指示に基づいて、プログラム記憶部5 に記憶されたデジュール別のソースプログラム51~5 nを適時メモリ41°にロードさる。インタプリタ47 は、メモリ41°にロードされたソースプログラム中の 命令を1命令すつ順次解収し、その解釈結果に従ってゲ ートアレイ42°を構成するゲート回路42°aに誘理構 成を行わせるべく所定の信号を出力する。解釈の結果、 他のモジュールのソースプログラムを呼び出す命令の た場合には、その旨を制御部46°に適知する。

【0048】制御部46'は、他のモジュールの呼び出 しが通知されると、ゲートアレイ42'の内部状態(フ リップフロップ42bに保持されているデータ)と、呼 び出し元のソースプログラムのモジュールを観測するためのデータと、次に実行をすべき命令を示すデータを逃避スタッタ4 4に逃避するとまた、フリップフロップ4 2 b に保持されているデータのうち呼び出し歩のモジュールに引致として渡すものを、引数受け渡し幅 5 を一時保存させる。そして、ローグ3 に呼び出し先のソースプログラム5 1~5 n をロードさせ、引数受け渡し都 4 5 に一時保存されたデータを入力データとしてゲートアレイ4 2 ドに手える。

【0049】また、呼び出し先のソースプログラムに従 かた演算が終了すると、ゲートアレイ42 からの出力 データを呼び出し元のモジュールに波す引数として引数 受け渡し部46に一時保存させる。そして、逃避タタッ ク44に逃避されたデータに従って呼び出し元のソース ブログラムを再びメモリ41 にロードさせ、退避スタ ック44に逃避された内部状態をフリップフロップ 42 bに戻し、引数受け渡し部45に一時保存された引数を フリップフロップ426の防済をものに書き込ま せる。そして、退避スタック44に退避されたデータに 基づいて呼び出し元のモジュールのソースプログラムに 後った演奏を期間させる。

【0050】 なお、インタブリタ47は、複数のゲート 回路の組み合わせによるハードウェアで構成することが でき、その出力によってゲートアレイ42 に含まれる ゲート回路42aの論理構改を、演算の実行速度にほと んど影響を与えることなく高速に行うことができる。ま たてのゲートアレイ42 は、ソーエプログラム 中の各命令を終了したときのデータをフリップフロップ 42bの所定のものに保持させることで、各命令を順次 実行していくことができる。

[0051]以上のようにインタブリタ47を含む構成 とすることによって、ソースプログラム51~5nをモ ジュール砂川原原次FPGAデバイス4'にロードしてい くことが可能となる。このため、FPGAデバイス4' の構成に合わせたコンバイラがなくても、複数のモジュ ールからなる大規模なプログラムに従った演算を、ハー ドウェア的に高速に行うことが可能となる。

[0052] また、この実施の形態の故障システムを五 いに連結された複数の放算システムが分組して行うよう にしてもよい、具体的には、この演算システムは、たと えば、図3に演算システム1Aとして示す構成を有して いてもよい。

【0053】図示するように、演算システム1Aは、図 1に示す演算システム1と実質的に同一の構成を備え、 更に、補助演算制御部7を個えるものとする。補助演算 制御部7は論理回路等より構成されており、他の演算シ ステム(たとえば、図1あるいは図3に示す構成を有す 高演笋システム)のローグ3、ゲートアンイ42及び引 数受け渡に路45に着板可能に接続され、後途する動作 を行う。

【0054】 なお、複数の他の演算システムが演算システムが演算システム1名に接続されてもよい。具体的には、たとえば図 4 に示すように、演算システム1 B 及び1 C のそれぞれ のローダ3、ゲートアレイ4 2 及び変数引き流し部45 が、演算システム1 A の補助演算制等部7に接続されて いてもよい。なお、演算システム1 B 及び1 C は、たと えば、図1 あるいは図3 に示す構成と実質的に同一の構 成を有したものであればよい。ただし、ドア G A データ 記憶部多を必ず1 b 相優でなくてもよい。

【0055】図3の酸算システム1Aは、図1の演算システム1と実質的に同一の動作を行う。そして、自己の FPGAデータメモリ41にロードされたFPGAプー タモジュールに、他の酸算システムに実行させるべきF PGAデータモジュールを呼び出すデータが含まれていると、自己に接続された他の演算システムにこのFPG Aデータモジュールをロードさせ、演算を行わせて、演算 算結果を散像する。

【0056】以下、演算システム1Aが、図4の演算システム1B及び1Cに並列処理を行わせる動作を例として、演算システム1Aが自己に接続された他の演算システムにFPGAデータモジュールをロードさせ、演算を行わせて演算結果を取得する動作を観明する。なお、以下では、FPGAデータモジュール21が最初にロードされるものとし、FPGAデータモジュール21は、FPGAデータモジュール22×を呼び出し、演算システム1Aは、演算システム1Aは、演算システム1Aは、演算システム1

【0058】一方、高薄システム1Aの呼び出し検出部 43は、FPGAデータメモリ41にロードされたFP GAデータモジュール21に、演算システム1B及び1 CにロードさせるべきFPGAデータモジュール2xを 呼び出すためのデータが含まれていることを検出し、そ の旨を制御報46に通知する。

 7に供給し、演算を停止する。

【0060】また、演算システム1Aの劇劇部46は、 演算システム1Aのフリップフロップ42 bに保持され ているデータのうちでFPGAデータモジュール2xに 引数として波すデータ(演算システム1Bに供給するデータ)を、 疾算システム1Aの制助演算が開発1て供給する。

【0062】次いで、旅算システム1Aの植助演算制御 節7は、演算システム1Aの耐物節46より引数として 供給されたデータのうち、高級システム1Bに供給すべ きものを、入力データとして演算システム1Bのゲート アレイ42に入力し、演算システム1Cに供給すべきも のを、入力データとして演算システム1Cのゲートアレ 42に入力する。この結果、演算システム1B及び1 Cのゲートアレイは、ドPGAデータモジュール2×に 応じた演算を、各自に供給されたデータが表す引数が与 えられたものとして実行する。

【0063】FPGAデータモジュール2xに応じた演 算が終了すると、演算システム1B(又は1C)の制御 部46は、消算システム1B(又は1C)のゲートアレ イ42からの出力データを、呼び出し元のFPGAデー タモジュール21に渡す引数として、演算システム1B (又は1C) の引数受け渡し部45に一時保存させる。 【0064】演算システム1Aの補助演算制御部7は、 演算システム1B及び1Cの引数受け渡し部45に出力 データが一時保存されたことを検知し、これらの出力デ ータを、演算システム1B及び1Cの引数受け渡し部4 5より取得する。そして、取得した各出力データを、演 算システム1Aのフリップフロップ42bの所定のもの に書き込む。この状態で、演算システム1Aのゲートア レイ42は、FPGAデータモジュール21に従った演 算を再開する。この結果、最終的な演算結果が出力デー タとして出力される。

【0065】この発明の実施の形態の液算システムが図 3に示す場別を有していれば、単一の演算システムでは 短時間で完了できない演算や、並列処理を要する演算 も、必要に応じ演算システム追加することにより、 短時間で完了させることが可能となる。

【0066】また、演算システム1Aに接続される他の

議算システムが図3に示す構成を有している場合、当該 他の演算システムは、自己の補助演算制御部7に接続さ れた演算システムにFPG Aデータモジュールをロード させ、演算を行わせて演算結果を取得することが可能で ある。徒つて演算の手順を柔軟に構成することが可能で ある。

【0067】なお、演纂システム1人が自己に接続され た他の演纂システムにソースプログラムをロードさせ、 演纂を行わせて演纂結果を取得するようにしてもよい。 ただし、この場合、演纂システム1人に接続される他の 演纂システムは、たとえば図2に示す構成を有している ものとする。

### [0068]

【発明の効果】以上説明したように本発明によれば、被 数のプログラムモジュールからなる大規模なプログラム であっても、各プログラムセシュールを適時よそリにロ ードしていく仕組みを有するので、該プログラムに応じ た演算の実行をハードウェアで実現することが可能とな た

#### 【図面の簡単な説明】

【図1】本発明の実施の形態にかかる演算システムの構成を示すプロック図である。

【図2】本発明の他の実施の形態にかかる演算システム の構成を示すプロック図である。

【図3】本発明の他の実施の形態にかかる演算システム の構成を示すブロック図である。

【図4】本発明の実施の形態にかかる演算システムが複 数連結されて用いられる場合の構成を示すブロック図で ある.


## 【符号の説明】


- 1、1A、1B、1C 演算システム
- 2 FPGAデータ記憶部
- 3 ローダ
- 4 FPGAデバイス
- 6 コンパイラ
- 7 補助演算制御部


21~2n、2x FPGAデータモジュール

- 41 FPGAデータメモリ
- 42 ゲートアレイ
- 42a ゲート回路
- 42b フリップフロップ
- 43 呼び出し検出部
- 44 退避スタック
- 45 引数受け渡し部 46 制御部
- 51~5n ソースプログラム

(9) 特開平15-029969







### フロントページの続き

(72)発明者 長谷部 鉄也

神奈川県横浜市都筑区東方町1番地 東京 エレクトロンデバイス株式会社内

(72) 発明者 林 博昭

神奈川県横浜市都筑区東方町1番地 東京 エレクトロンデバイス株式会社内 (72)発明者 三田 高司

神奈川県横浜市都筑区東方町1番地 東京 エレクトロンデバイス株式会社内

Fターム(参考) 5B033 DE08

5B076 AA07 BA00

5J042 BA01 CA15 CA20 CA22 CA23

CA27 DA00